github-mirror/linux
1
0
Fork 0
mirror of https://github.com/torvalds/linux.git synced 2026-09-26 18:12:03 +02:00
Code Issues Actions Packages Projects Releases Wiki Activity Graph

drm/amd/display: convert dcn401 GPIO translation to lookup tables

Browse Source 
Replace dcn401 GPIO translation switch statements with the
generic table-based translation helpers.

This simplifies the GPIO mapping logic and reduces duplicated
translation code.

No functional changes intended.

Signed-off-by: Guilherme Ivo Bozi <guilherme.bozi@usp.br>
Tested-by: Dan Wheeler <daniel.wheeler@amd.com>
Acked-by: George Zhang <george.zhang@amd.com>
Signed-off-by: Alex Deucher <alexander.deucher@amd.com>
This commit is contained in:
Guilherme Ivo Bozi 2026-06-11 16:49:08 -03:00 committed by Alex Deucher
parent 6688bf379b
commit 334cbfa3cf
1 changed files with 138 additions and 256 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

394
drivers/gpu/drm/amd/display/dc/gpio/dcn401/hw_translate_dcn401.c
View File

@ -35,119 +35,145 @@
* end *********************/
static const struct gpio_id_offset_entry gpio_offsets[] = {
/* GENERIC */
GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
DC_GPIO_GENERIC_A__DC_GPIO_GENERICA_A_MASK,
GPIO_ID_GENERIC, GPIO_GENERIC_A),
GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
DC_GPIO_GENERIC_A__DC_GPIO_GENERICB_A_MASK,
GPIO_ID_GENERIC, GPIO_GENERIC_B),
GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
DC_GPIO_GENERIC_A__DC_GPIO_GENERICC_A_MASK,
GPIO_ID_GENERIC, GPIO_GENERIC_C),
GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
DC_GPIO_GENERIC_A__DC_GPIO_GENERICD_A_MASK,
GPIO_ID_GENERIC, GPIO_GENERIC_D),
GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
DC_GPIO_GENERIC_A__DC_GPIO_GENERICE_A_MASK,
GPIO_ID_GENERIC, GPIO_GENERIC_E),
GPIO_MASK_ENTRY(DC_GPIO_GENERIC_A,
DC_GPIO_GENERIC_A__DC_GPIO_GENERICF_A_MASK,
GPIO_ID_GENERIC, GPIO_GENERIC_F),
/* HPD */
GPIO_MASK_ENTRY(DC_GPIO_HPD_A,
DC_GPIO_HPD_A__DC_GPIO_HPD1_A_MASK,
GPIO_ID_HPD, GPIO_HPD_1),
GPIO_MASK_ENTRY(DC_GPIO_HPD_A,
DC_GPIO_HPD_A__DC_GPIO_HPD2_A_MASK,
GPIO_ID_HPD, GPIO_HPD_2),
GPIO_MASK_ENTRY(DC_GPIO_HPD_A,
DC_GPIO_HPD_A__DC_GPIO_HPD3_A_MASK,
GPIO_ID_HPD, GPIO_HPD_3),
GPIO_MASK_ENTRY(DC_GPIO_HPD_A,
DC_GPIO_HPD_A__DC_GPIO_HPD4_A_MASK,
GPIO_ID_HPD, GPIO_HPD_4),
GPIO_MASK_ENTRY(DC_GPIO_HPD_A,
DC_GPIO_HPD_A__DC_GPIO_HPD5_A_MASK,
GPIO_ID_HPD, GPIO_HPD_5),
/* GSL */
GPIO_MASK_ENTRY(DC_GPIO_GENLK_A,
DC_GPIO_GENLK_A__DC_GPIO_GENLK_CLK_A_MASK,
GPIO_ID_GSL, GPIO_GSL_GENLOCK_CLOCK),
GPIO_MASK_ENTRY(DC_GPIO_GENLK_A,
DC_GPIO_GENLK_A__DC_GPIO_GENLK_VSYNC_A_MASK,
GPIO_ID_GSL, GPIO_GSL_GENLOCK_VSYNC),
GPIO_MASK_ENTRY(DC_GPIO_GENLK_A,
DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_A_A_MASK,
GPIO_ID_GSL, GPIO_GSL_SWAPLOCK_A),
GPIO_MASK_ENTRY(DC_GPIO_GENLK_A,
DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_B_A_MASK,
GPIO_ID_GSL, GPIO_GSL_SWAPLOCK_B),
};
/* DDC */
static const struct gpio_ddc_offset_entry ddc_offset_map[] = {
{ REG(DC_GPIO_DDC1_A), GPIO_DDC_LINE_DDC1 },
{ REG(DC_GPIO_DDC2_A), GPIO_DDC_LINE_DDC2 },
{ REG(DC_GPIO_DDC3_A), GPIO_DDC_LINE_DDC3 },
{ REG(DC_GPIO_DDC4_A), GPIO_DDC_LINE_DDC4 },
{ REG(DC_GPIO_DDCVGA_A), GPIO_DDC_LINE_DDC_VGA },
};
/*
* GSL is intentionally omitted here.
* id_to_offset() for GSL is not implemented on this ASIC.
*/
static const struct gpio_pin_entry gpio_pins[] = {
/* DDC */
GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC1,
DC_GPIO_DDC1_A, DC_GPIO_DDC1_A__DC_GPIO_DDC1DATA_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC2,
DC_GPIO_DDC2_A, DC_GPIO_DDC1_A__DC_GPIO_DDC1DATA_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC3,
DC_GPIO_DDC3_A, DC_GPIO_DDC1_A__DC_GPIO_DDC1DATA_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC4,
DC_GPIO_DDC4_A, DC_GPIO_DDC1_A__DC_GPIO_DDC1DATA_A_MASK),
/* GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC5,
DC_GPIO_DDC5_A, DC_GPIO_DDC1_A__DC_GPIO_DDC1DATA_A_MASK), */
GPIO_PIN_ENTRY(GPIO_ID_DDC_DATA, GPIO_DDC_LINE_DDC_VGA,
DC_GPIO_DDCVGA_A, DC_GPIO_DDC1_A__DC_GPIO_DDC1DATA_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC1,
DC_GPIO_DDC1_A, DC_GPIO_DDC1_A__DC_GPIO_DDC1CLK_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC2,
DC_GPIO_DDC2_A, DC_GPIO_DDC1_A__DC_GPIO_DDC1CLK_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC3,
DC_GPIO_DDC3_A, DC_GPIO_DDC1_A__DC_GPIO_DDC1CLK_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC4,
DC_GPIO_DDC4_A, DC_GPIO_DDC1_A__DC_GPIO_DDC1CLK_A_MASK),
/* GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC5,
DC_GPIO_DDC5_A, DC_GPIO_DDC1_A__DC_GPIO_DDC1CLK_A_MASK), */
GPIO_PIN_ENTRY(GPIO_ID_DDC_CLOCK, GPIO_DDC_LINE_DDC_VGA,
DC_GPIO_DDCVGA_A, DC_GPIO_DDC1_A__DC_GPIO_DDC1CLK_A_MASK),
/* GENERIC */
GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_A,
DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICA_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_B,
DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICB_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_C,
DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICC_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_D,
DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICD_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_E,
DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICE_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_GENERIC, GPIO_GENERIC_F,
DC_GPIO_GENERIC_A, DC_GPIO_GENERIC_A__DC_GPIO_GENERICF_A_MASK),
/* HPD */
GPIO_PIN_ENTRY(GPIO_ID_HPD, GPIO_HPD_1,
DC_GPIO_HPD_A, DC_GPIO_HPD_A__DC_GPIO_HPD1_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_HPD, GPIO_HPD_2,
DC_GPIO_HPD_A, DC_GPIO_HPD_A__DC_GPIO_HPD2_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_HPD, GPIO_HPD_3,
DC_GPIO_HPD_A, DC_GPIO_HPD_A__DC_GPIO_HPD3_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_HPD, GPIO_HPD_4,
DC_GPIO_HPD_A, DC_GPIO_HPD_A__DC_GPIO_HPD4_A_MASK),
GPIO_PIN_ENTRY(GPIO_ID_HPD, GPIO_HPD_5,
DC_GPIO_HPD_A, DC_GPIO_HPD_A__DC_GPIO_HPD5_A_MASK),
};
static bool offset_to_id(
uint32_t offset,
uint32_t mask,
enum gpio_id *id,
uint32_t *en)
{
switch (offset) {
/* GENERIC */
case REG(DC_GPIO_GENERIC_A):
*id = GPIO_ID_GENERIC;
switch (mask) {
case DC_GPIO_GENERIC_A__DC_GPIO_GENERICA_A_MASK:
*en = GPIO_GENERIC_A;
return true;
case DC_GPIO_GENERIC_A__DC_GPIO_GENERICB_A_MASK:
*en = GPIO_GENERIC_B;
return true;
case DC_GPIO_GENERIC_A__DC_GPIO_GENERICC_A_MASK:
*en = GPIO_GENERIC_C;
return true;
case DC_GPIO_GENERIC_A__DC_GPIO_GENERICD_A_MASK:
*en = GPIO_GENERIC_D;
return true;
case DC_GPIO_GENERIC_A__DC_GPIO_GENERICE_A_MASK:
*en = GPIO_GENERIC_E;
return true;
case DC_GPIO_GENERIC_A__DC_GPIO_GENERICF_A_MASK:
*en = GPIO_GENERIC_F;
return true;
default:
ASSERT_CRITICAL(false);
return false;
}
break;
/* HPD */
case REG(DC_GPIO_HPD_A):
*id = GPIO_ID_HPD;
switch (mask) {
case DC_GPIO_HPD_A__DC_GPIO_HPD1_A_MASK:
*en = GPIO_HPD_1;
return true;
case DC_GPIO_HPD_A__DC_GPIO_HPD2_A_MASK:
*en = GPIO_HPD_2;
return true;
case DC_GPIO_HPD_A__DC_GPIO_HPD3_A_MASK:
*en = GPIO_HPD_3;
return true;
case DC_GPIO_HPD_A__DC_GPIO_HPD4_A_MASK:
*en = GPIO_HPD_4;
return true;
case DC_GPIO_HPD_A__DC_GPIO_HPD5_A_MASK:
*en = GPIO_HPD_5;
return true;
default:
ASSERT_CRITICAL(false);
return false;
}
break;
/* REG(DC_GPIO_GENLK_MASK */
case REG(DC_GPIO_GENLK_A):
*id = GPIO_ID_GSL;
switch (mask) {
case DC_GPIO_GENLK_A__DC_GPIO_GENLK_CLK_A_MASK:
*en = GPIO_GSL_GENLOCK_CLOCK;
return true;
case DC_GPIO_GENLK_A__DC_GPIO_GENLK_VSYNC_A_MASK:
*en = GPIO_GSL_GENLOCK_VSYNC;
return true;
case DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_A_A_MASK:
*en = GPIO_GSL_SWAPLOCK_A;
return true;
case DC_GPIO_GENLK_A__DC_GPIO_SWAPLOCK_B_A_MASK:
*en = GPIO_GSL_SWAPLOCK_B;
return true;
default:
ASSERT_CRITICAL(false);
return false;
}
break;
/* DDC */
/* we don't care about the GPIO_ID for DDC
* in DdcHandle it will use GPIO_ID_DDC_DATA/GPIO_ID_DDC_CLOCK
* directly in the create method
*/
case REG(DC_GPIO_DDC1_A):
*en = GPIO_DDC_LINE_DDC1;
return true;
case REG(DC_GPIO_DDC2_A):
*en = GPIO_DDC_LINE_DDC2;
return true;
case REG(DC_GPIO_DDC3_A):
*en = GPIO_DDC_LINE_DDC3;
return true;
case REG(DC_GPIO_DDC4_A):
*en = GPIO_DDC_LINE_DDC4;
return true;
case REG(DC_GPIO_DDCVGA_A):
*en = GPIO_DDC_LINE_DDC_VGA;
if (dal_hw_translate_gpio_ddc_offset_to_id(
ddc_offset_map,
ARRAY_SIZE(ddc_offset_map),
offset, en))
return true;
/*
* case REG(DC_GPIO_I2CPAD_A): not exit
* case REG(DC_GPIO_PWRSEQ_A):
* case REG(DC_GPIO_PAD_STRENGTH_1):
* case REG(DC_GPIO_PAD_STRENGTH_2):
* case REG(DC_GPIO_DEBUG):
*/
/* UNEXPECTED */
default:
/* case REG(DC_GPIO_SYNCA_A): not exist */
ASSERT_CRITICAL(false);
return false;
}
if (dal_hw_translate_gpio_offset_to_id(
gpio_offsets,
ARRAY_SIZE(gpio_offsets),
offset, mask, id, en))
return true;
ASSERT_CRITICAL(false);
return false;
}
@ -156,158 +182,14 @@ static bool id_to_offset(
uint32_t en,
struct gpio_pin_info *info)
{
bool result = true;
if (dal_hw_translate_id_to_offset(
gpio_pins,
ARRAY_SIZE(gpio_pins),
id, en, info))
return true;
switch (id) {
case GPIO_ID_DDC_DATA:
info->mask = DC_GPIO_DDC1_A__DC_GPIO_DDC1DATA_A_MASK;
switch (en) {
case GPIO_DDC_LINE_DDC1:
info->offset = REG(DC_GPIO_DDC1_A);
break;
case GPIO_DDC_LINE_DDC2:
info->offset = REG(DC_GPIO_DDC2_A);
break;
case GPIO_DDC_LINE_DDC3:
info->offset = REG(DC_GPIO_DDC3_A);
break;
case GPIO_DDC_LINE_DDC4:
info->offset = REG(DC_GPIO_DDC4_A);
break;
/* case GPIO_DDC_LINE_DDC5:
info->offset = REG(DC_GPIO_DDC5_A);
break; */
case GPIO_DDC_LINE_DDC_VGA:
info->offset = REG(DC_GPIO_DDCVGA_A);
break;
case GPIO_DDC_LINE_I2C_PAD:
default:
ASSERT_CRITICAL(false);
result = false;
}
break;
case GPIO_ID_DDC_CLOCK:
info->mask = DC_GPIO_DDC1_A__DC_GPIO_DDC1CLK_A_MASK;
switch (en) {
case GPIO_DDC_LINE_DDC1:
info->offset = REG(DC_GPIO_DDC1_A);
break;
case GPIO_DDC_LINE_DDC2:
info->offset = REG(DC_GPIO_DDC2_A);
break;
case GPIO_DDC_LINE_DDC3:
info->offset = REG(DC_GPIO_DDC3_A);
break;
case GPIO_DDC_LINE_DDC4:
info->offset = REG(DC_GPIO_DDC4_A);
break;
/* case GPIO_DDC_LINE_DDC5:
info->offset = REG(DC_GPIO_DDC5_A);
break; */
case GPIO_DDC_LINE_DDC_VGA:
info->offset = REG(DC_GPIO_DDCVGA_A);
break;
case GPIO_DDC_LINE_I2C_PAD:
default:
ASSERT_CRITICAL(false);
result = false;
}
break;
case GPIO_ID_GENERIC:
info->offset = REG(DC_GPIO_GENERIC_A);
switch (en) {
case GPIO_GENERIC_A:
info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICA_A_MASK;
break;
case GPIO_GENERIC_B:
info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICB_A_MASK;
break;
case GPIO_GENERIC_C:
info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICC_A_MASK;
break;
case GPIO_GENERIC_D:
info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICD_A_MASK;
break;
case GPIO_GENERIC_E:
info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICE_A_MASK;
break;
case GPIO_GENERIC_F:
info->mask = DC_GPIO_GENERIC_A__DC_GPIO_GENERICF_A_MASK;
break;
default:
ASSERT_CRITICAL(false);
result = false;
}
break;
case GPIO_ID_HPD:
info->offset = REG(DC_GPIO_HPD_A);
switch (en) {
case GPIO_HPD_1:
info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD1_A_MASK;
break;
case GPIO_HPD_2:
info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD2_A_MASK;
break;
case GPIO_HPD_3:
info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD3_A_MASK;
break;
case GPIO_HPD_4:
info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD4_A_MASK;
break;
case GPIO_HPD_5:
info->mask = DC_GPIO_HPD_A__DC_GPIO_HPD5_A_MASK;
break;
default:
ASSERT_CRITICAL(false);
result = false;
}
break;
case GPIO_ID_GSL:
switch (en) {
case GPIO_GSL_GENLOCK_CLOCK:
/*not implmented*/
ASSERT_CRITICAL(false);
result = false;
break;
case GPIO_GSL_GENLOCK_VSYNC:
/*not implmented*/
ASSERT_CRITICAL(false);
result = false;
break;
case GPIO_GSL_SWAPLOCK_A:
/*not implmented*/
ASSERT_CRITICAL(false);
result = false;
break;
case GPIO_GSL_SWAPLOCK_B:
/*not implmented*/
ASSERT_CRITICAL(false);
result = false;
break;
default:
ASSERT_CRITICAL(false);
result = false;
}
break;
case GPIO_ID_SYNC:
case GPIO_ID_VIP_PAD:
default:
ASSERT_CRITICAL(false);
result = false;
}
if (result) {
info->offset_y = info->offset + 2;
info->offset_en = info->offset + 1;
info->offset_mask = info->offset - 1;
info->mask_y = info->mask;
info->mask_en = info->mask;
info->mask_mask = info->mask;
}
return result;
ASSERT_CRITICAL(false);
return false;
}